产品概述
GloryEye是一款为数字集成电路时代设计的最先进的静态时序分析（STA）工具。它满足了与晶圆厂硅原子数据最大相关性的关键要求，并确保了高效率，具有合理的运行时间和高容量，能够全面分析不同规模的设计。GloryEye提供了精确的时序约束和适当的裕度，保证电路功能正确，同时最小化时序悲观性。利用变异感知建模和计算，它支持非线性延迟模型（NLDM）和复合电流源（CCS）模型。该工具能够快速进行多核计算，且内存消耗有限，适合分析扁平化和层次化设计。GloryEye提供一站式的时序签核，通过支持静态时序分析、信号完整性分析、功耗分析，全量的设计约束解析处理，提供给用户一站式时序签核平台
核心功能&产品亮点
支持NLDM和CCS时序模型，支持多种工艺节点。
全面覆盖各种时序约束和设计规则。
在STA中对设计约束和规则进行详尽检查。
支持基于CCSN的SI分析，以解决串扰延迟和噪声问题。
支持全芯片和模块级时序分析，以获得准确结果。
支持层级化设计的时序分析，保持跟flatten分析结果良好的一致性。
在低功耗设计中对所有电源域进行精确时序分析。
支持不同工艺节点的GOCV、AOCV、POCV和LVF。
提供路径和全面PBA分析，以更好地减少悲观性。
在传统或高级模式下，对基于锁存器的设计进行精确时序分析。
为STA及SI分析提供全面的分析结果，并以良好的总结格式呈现。
通过多核并行处理显著减少运行时间，同时最小化内存使用。
支持3DIC design的静态时序分析：支持对3DIC结构的寄生参数读取反标，并通过工艺角缩减算法大大减少时序签核的runtime，同时配合先进的hierarchy签核流程，可以支持大规模芯片时序签核。
支持并行分布式运行多场景（多模式多工艺角），支持多电压，支持整芯片和分模块分析。
支持200M及以上超大规模芯片的静态时序分析，支持多任务、多线程。
运行流程
支持单corner + nldm/ccs lib + GOCV、AOCV、POCV、LVF的flow。
目前最大可支持50M的flatten design，通过层级化时序分析技术可以支持200M+的hierarchical design。
浙公网安备 33010802011331号