以硅级数据精度，赋能先进工艺从研发到量产
当工艺节点跨越3nm门槛，GAA纳米片结构取代FinFET成为主流，器件三维复杂度指数级攀升。鳍片高度、栅极间距等工艺参数的微小偏移，都会通过寄生电容与电阻的放大效应侵蚀芯片时序裕量与功耗预算。PEX（Parasitic Extraction）PDK寄生参数建模精度和EMIR规则检查成为新工艺成功落地的重要决定因素。行芯科技以Silicon Data级建模精度为基准，提供从PEX开发、EMIR规则检查到流片准备的PDK开发完整解决方案。
核心亮点
-
硅级精度基准
基于FDM有限差分法，以晶圆厂实测硅数据为基准构建高保真3D工艺模型，作为Rule Deck提取器精度校验的Golden标准，消除系统性偏差。 -
三级精度协同
从Golden建模到器件级场求解最后全芯片规则验证，端到端覆盖PDK寄生参数开发阶段。 -
多工艺角并行验证
搭载MCPE多工艺角并行提取，一次性覆盖所有RC Corner，RC抽取效率提升35%以上。 -
DTCO工具链支撑
以RC寄生抽取为底座，为工艺研发、PDK开发到设计验证提供统一数据支撑，加速工艺迭代周期。
主要功能
应用场景
FinFET/GAA先进工艺PDK开发
从器件建模到Rule Deck验证的完整工具链，覆盖14nm及以下工艺节点。
晶圆厂PEX精度验证与认证
黄金标准精度比对，确保Rule Deck与硅数据一致，支撑PDK对外发布。
IC设计PDK适配与优化
针对特定设计需求优化寄生参数配置，完成PDK精度确认与签核准备。
FinFET/GAA先进工艺PDK开发
从器件建模到Rule Deck验证的完整工具链，覆盖14nm及以下工艺节点。
晶圆厂PEX精度验证与认证
黄金标准精度比对，确保Rule Deck与硅数据一致，支撑PDK对外发布。
IC设计PDK适配与优化
针对特定设计需求优化寄生参数配置，完成PDK精度确认与签核准备。