原生3DIC全链路电签核解决方案
3DIC垂直互连结构（如：TSV/Hybrid Bonding/Micro Bump）的精确建模、多Die堆叠引发的供电-热-时序多物理耦合、以及跨工艺角Multi-Mode场景的Signoff收敛，构成3DIC电签核必须跨越的三重技术壁垒。传统2D工具链缺乏原生3D感知能力，行芯立足τ-Aware工具框架，以跨Die RC寄生参数抽取为底座，提供覆盖时序、电源完整性、功耗-热耦合全流程的原生3DIC电签核方案。
核心亮点
-
原生3D感知架构
非传统2D工具改造，支持Face-to-Face、Face-to-Back、Back-to-Back任意堆叠组合，Hybrid Bonding个数支持亿级数量规模 -
多工艺数据融合技术
GTF（Glory Tech File）统一融合机制，跨晶圆厂 CapTable 数据库无缝协同，兼容各晶圆厂3D Bonding数据格式 -
早期EMIR签核级分析
基于自研高精度EMIR仿真求解器，在架构阶段即快速评估EMIR，零版图条件下完成TSV排布、PG密度及错位供电评估 -
共享签核过程数据
统一SPEF/DSPF数据语言，共享RC寄生参数数据源头，从早期快速评估模式到签核模式精度递进，消除跨工具数据转换损耗
主要功能
应用场景
GPU/AI大算力3D堆叠芯片
计算Die与存储Die的3D WoW集成，跨Die时序与电源完整性签核
HBM高带宽存储堆叠芯片
HBM/多层DRAM Die垂直堆叠，TSV高密度互连的寄生提取与EMIR仿真
多工艺多Fab异构集成SoC
不同工艺节点、不同晶圆厂Die的3D集成，GTF融合与多厂数据协同
GPU/AI大算力3D堆叠芯片
计算Die与存储Die的3D WoW集成，跨Die时序与电源完整性签核
HBM高带宽存储堆叠芯片
HBM/多层DRAM Die垂直堆叠，TSV高密度互连的寄生提取与EMIR仿真
多工艺多Fab异构集成SoC
不同工艺节点、不同晶圆厂Die的3D集成，GTF融合与多厂数据协同